## 19 日本国特許庁 (JP)

# ①特許出願公開

# ⑩公開特許公報(A)

昭58-192154

① Int. Cl.³G 06 F 13/00G 11 C 7/00

識別記号

庁内整理番号 7361-5B 6549-5B ❸公開 昭和58年(1983)11月9日

発明の数 1 審査請求 未請求

(全 7 頁)

∮自動データ処理機能を有するメモリ装置

目2番1号カシオ計算機株式会 社羽村技術センター内

②特②出

願 昭57-75376

76

願 昭57(1982)5月7日

⑫発 明 者 藤沢秀隆

東京都西多摩郡羽村町栄町 3 丁

②出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番

1号

四代 理 人 弁理士 山田靖彦

明 無

#### 1. 発射の名称

自動データ処域機能を有するメモリ数値

#### 2. 特計請求の範囲

中央処理被関(CPU)とバスラインを介して 電気的に接続され、前記CPUから送出される命 令コードをデコードし、制御命令を出力する闘神 手数と、前記闘弾命令に従つてアドレスを始生す るアドレス発生手段と、このアドレス発生手段か らのアドレスデータによって指定されるメモリと、 前記副御手段からの劉御命令に従って前記メモリ の此み出しまたは寄き込みを行う手段とを具備 たことを仲散とする自動データ処域傾的を有する メモリ装置。

### 3. 発明の酵母な説明

この発明は、電子機器を制御するCPU (中央 処理装置)とベスタインを介して電気的に登続され、対比CPUからの制御命令により内は処理を 実行する自動データ処理機能を有するメモリ装置

#### に関する。

後来、たとえばアログラム付小道電子式計算機 においてCPUにパステインを介して袈裟される メモラ映像、何之ばまる旨(ランダム・アチセス・ メモリ)は、CPTによつて直接アドレス制御さ れている。女なわち、CPVからプータ保守、説 る出し/書き込み留き、チファ・イネーアル信号、 アドレス指定信号などが失々のパスラインを介し て送出され、これら信号に従つてRAMとCPU との間においてデータの接受が行なわれている。 このため、BAMのアドレスを指定するアドレス ラインは前記でアザから金で投稿されている。 そ こで、1AMの容量が増加すると前記アドレスラ インも増加させる必要があり、ライン酸が増える という欠点があつた。また、RAM内のデータを ナーチする場合やシブトする場合は、CPUが他 の処理を行うことができず、その分だけ計算機の 処理違反が低下するという欠点があつた。

この発明は前記事情に基づいてなされたもので、 その目的とするところは、CPUから送出された 命令コードをデコードしてメモリ設置のアドレス を耐次指定することにより、配管容量が増加して もCPUとの接続ライン数が増加せず、CPUと の並列処理が可能な自動データ処理機能を有する メモリ装置を提供することである。

ート7は前記制御命令0.によつて疑惑劇御され、 この親皮状態ではデータDi~Dy を返過し、向デ ータは顔御庭路 6 に入力されるほか、第1のアド レスカウンタ8、第2のアドレスカウンタ9、ラ フチ10,11,12、1/0コントローラ13 に夫々入力される。前記ラッチ10は入力される データDi~DiのうちDEVICE NOを示すデ ータを前記まイミング伝表40 のまイミングで書 き込み、同データをデパイスコンパレータ14へ 送出する。デパイスコンパレータ14はデパイス 数定都 1.5 から供給される設定 D R V I C M. N 0と、ラグチ10から入力される前記D E V I C B NOとを比較し、この比較結果が一致してい る場合は一致信号を創御回路 6.へ出力する。前記 デパイス数定部1.5は増子Yi~Viからなり、たと えば第1のBAM4のDEVICE NOを4ビ フトのデータとして設定するものである。また、 前記ラフナ11は入力されるデーメD<sub>1</sub>~D<sub>1</sub>のうち サーチデータやシフト桁データをタイミング信号 ∮AOタイ ミングでラフテし、何データをデータコ

1 は第1のBAM4および第2のRAMSとの間において4ピアトのデータDi〜Diの転送を行い、 第1のBAM4および第2のRAMSからはイン タラブト個号INTが入力される。

第2回は第1の3AM4お上び館2の3AMS の群綱を示す経路構成圏である。圏中符号をは創 経回路であり、ここにはCPV1から米出される タエツタペルス ft , ft、チップ・イネーブル個号 CB、オペレーション信号OPが夫々入力される。 前記制御経路6にはランテ6ヵ、デコーダ6ヵ及 びォイモングは普発生国路8ヵが備えられ、前記 デーまDi~Diのうち命令コードはパスラインケー ▶7を介してラツチ6ェに書き込まれる。そして、 ラフチももの命令コードはデコーメるりによつて デコードされ、この出力はメイミング発生経路を • に送出される。メイミング発生風路 6 • はデコ - ダもりからのデコード出力と、前記シャツタバ ルスも、丸に基づいてタイミング信号がよりがあっ JONR/W信号、信号CK、·CK、、および製御命 全01~01を作成して送出する。 放配パスライング

ンペレータ18および加被無何路17に出力する。 斡配無1アドレスカウンタ8、剪2アドレスカ ウンタ9は夫々12ピクトの容量を存し、夫々対 応して前記制御命令01・01によつてアップ・タッ ンの指定、リセフト、および削犯データD,~D,の うちアドレスデータの飲み込みなどが制御され、 また夫々知応して信号CK、CK。の計算を行い、 これら計数されたアドレスデータは耐配加減算師 第17に入力されるほか、アドレスコンパレータ 18およびMAR回路(メモリ・アドレス・リコ ール財幣)19へ送出される。このMAR回路1 9 は前記制御命令04に従つて、入力された第1ァ ドレスカウンタ8および第2アドレスカウンタョ のアドレスデータのうちの一方のアドレスデータ モリピットごとにパスラインゲートでを介してC PUIへ送出する。また、約制加級集回路17位 前配制御命令 0よ よつて制御され、第1アドレス カウンタるあるいは煎2アドレスカウンタョから 芝出されるアドレスデータ、あるいはこれらアド レスゲータとラフチ11の内容との加速算結果を

アドレスデータとしてBAM20に遊出するほか、 前配加減算回路17から出力されるアドレスデー メムDはアドレスコンパレーメ18にも出力され る。このアドレスコンパレーメ18はインメラブ トコントローラ21からの信号が"0°の場合は、 節1アドレスカウンタ8のアドレスデータと節2 アドレスカウンタ9のアドレスデータの比較を、 また前記信号が"1"の場合は第1アドレスカウ ンタ8のアドレスデータと加速算回路17からの アドレスデータADとの比較を行い、夫々一致し た場合は一致信号をインタラブトコントローラス 1へ出力する。また、前記ラッチ12には1/0 コントローラ13を介してRAM20から飲み出 されたゲータがタイミング信号 43 のタイミング でラフチされ、このデータがデータコンパレータ 16へ遊出される。データコンパレータ16はラ ンナ11の内容とラッチ12の内容とを比較し、 比較結果が一致した場合は一致信号をインタラブ トコントローラ21へ出力する。インタラアトゴ ントローラ21は前配割御命令のにより制御され

VICE NOデータが、また桁以には命令の輩 倒を示すオペレーションコードOPEが、また桁 X<sub>1</sub>~X,にはBAM20のアドレスを指定するBA M ADDRE88が夫々送出される。また、R AM20の2つのアドレスによつで夫々指定され る2つの先輩アドレスから紀憶倒城内のデータを 順次に飲み出す命令(ロ1mmょり命令と称す) を実行させる場合には第3㎞回に派すように第3 図似と同一形状の5桁分のデーォDi~DiがCPU 1 から3回にわたつて順次出力される。また、B AM20の指定されたアドレスを所定桁分桁上げ あるいは桁下げさせる811七命令を実行させる 場合、あるいはあるゲータをRAM20内のアド レスしからアドレス2の範囲内でサーチし、対応 するデータを読み出す Bearch 命令を実行させ る場合には、第3回仰に示すように第3回(6)と向 一形式の 5 桁分の桁Xi~XiのデータDi~Diが 2 回 出力されるほか、さらに桁勾・24・24分のデータ としてシフトされる桁数、あるいはサーチされる データが順次出力される。

次に、この発明の動作につき、まず、第1の1 AM4に対してRFAD会会を実行させる場合に ついて製幀する。いま、無イ間に示すようにCP DIからはクロフタベルスés。ésが出力され続け ているとする。このとき、笛号丸の立下がりのぉ イミングでオペレーション信号OPとテツブ・イ キーブル信号CEが夫々CPU1から出力され、 この結条毎1の3AM4および終るのRAM5が 命令コードの試み込みを開始する(命令観み込み サイタル)次に、タヨフタパルス利の立下がりの タイミングで無る個似に示す形式でまず、第1の RAM4を指定するDBVICB NOを示す「 1 1 0 0 」のデータD: ~D.がCPV 1 から出力さ れる。一方、制御屋路をは前記オペレーション保 号のアとチップ・イネーブル信号 C B が両方入力 されると飼得命会Orを出力し、この結果、パスタ インゲート7が難哀される。このため、對配DB VICE NOOT-SUNASIVY-17E 介し、タイミング信号が6 のタイミングでラッチ 10に書き込まれる。 デパイスコンパレータ14

はデバイス設定部15からあらかじめ設定された 郑1のRAM4のデバイスNOデータ「1100」 が入力されており、このデータとラフテ10の内 容とを比較し、一致している場合は一致借号を餅。 御図路 6 へ出力する。この一致信号が出力される と、制御図路6は前記X。のDEVICE NOデ ーォに続いてCPU1から出力されたREAD命 合を示すXiのオペレーションコードOPE「00 00」をラフテ6mに存き込む。このラフテ6m に書き込まれたオペレーションコードOPEはデ コーダ6 もによりデコードされ、ここでREAD 命令が解説されてREAD処理が開始される。す なわち、制御回路6から制御命令0。が出力され、 前記入のオペレーションコードOPBに続けてC PUlから履次出力されるXa、Xa、Xa のBAM ADDREBBが飾りアドレスカウンタ8に駆次 セットされる。このようにして前配な~%の命令 コードは第1のRAM4にセットされ、このセッ ト後、CPU1から出力され続けていたオペレー ション信号OP、ナフプ・イネーブル信号OEの

ウンタ8の内容がインタリメントされ、BAM DATAの飲み出しが行なわれる。そして、CP Ulからチップ・イネーブル信号CBの出力が停止すると、信号CKiの出力も停止し、BBAD動作も終了する。

出力がクロックペルスものタイミングで停止する。 次に、CPU1からオペレーション信号がPが停 止した状態でチァブ・イキーブル信号CISが出力 されるとデータ処理サイクルとなり、解御宿路も はラファ6mに寄合込まれたオペレーションコー FOFEに従つてBAM20のBFAD動作を開 始する。すなわち、第17ドレスオウンタ8にセ ットされたBAM ADDRE88の内容により 加減算回路17を介してBAM20の先輩のアド レスが指定され、さらにRAM20に入力される B/W信号が『O『になりREAD状態に指定さ れる。すると、BAM20の指定されたアドレス 内のRAM DATAが競み出され、1/0コン トローラ13、パスラインゲート7を失々介して CPU1へと送出される。次に、劇御回路8から 僕号CKiが出力され、この僕号CKiにより第17. アレスカウンタ 8 がカウントアツブされ、このア ドレスデータによつてBAM20の次ア ドレスが 指定され、次のRAM DATAが読み出される。 関機に、信号 C·Ki の出力の部度、第1アドレスカ

**匐号CK₂に従つてアドレス「100」から+1ず** つインタリメントされ、これと同時に第1アドレ スカウンタ目は制御命令Oi、借号CKiに従つてア ドレス 「50」からー1ずつインクリメントされ る。なお、アドレスを十1するかー1するかはオ ペレーションコードOPB1、OPB2の内容に より定められる。そして、制神缸路6はCPU1 から出力されるチププ・イネーブル催号CEが。 0 \* から \* 1 \* となつたとき第1アドレスカウン ±8の内容によりRAH2○モアドレス指定し、 チフプ・イネーブル似号CEが形び"0°から" 1 "になつたと言葉スアドレスカウンタ9の内容 によりBAM20をアプレス指定する。 そして、 RAM20から読み出されるデータは1/0コン トローラ13、パスラインゲート1を介してCP U 1 に送出される。CPU1はチフブ・イネーブ ル信号CBを交互に" O " あるいは" 1 "にして 第17ドレスカウンタ8あるいは第27ドレスカ カンタタにより指定されるアドレスのデータを挟 み出す。

品間58-192154 (5)

次に、前述した第3回门の8・403命会がC PUlから出力される場合の動作について説明す る。この場合、CPUIから出力されるX4~X4の 各データのうちOPE1、OPE2は夫々ラツテ 6 Aに客き込まれ、RAM ADDRESSI、 例えば「50」は怒1アドレスカウンタ8へ、R AM ADDRESS2、何之は「100」は据 2アドレスカウンタリへ夫々セントされ、さらに Boach DATA、例えば「AAA」はラッ チョコに背き込まれる。そして、第1アドレスカー ウンタ8はそのカウント内容を十1ずつインクリ メントし、この都度、RAM20の対応するアド レスのRAM DATAが読み出され、I/Oコ ントローラ13を介してラフチ12に有き込まれ る。そして、このラッチ12の内容とラッチ11 の内容とはデータコンパレーま16において比較 され、この比較結果が不一致の場合は、第1のア ドレスオウンタ8が十1されて再びランチ12に ラフテされたまAM DATAと比較される。前 配比較結果が一致している場合には一致信号がイ

も良い。また、前紀突進例はメモリとしてRAMを用いたが、これに殴らず、例えばROM (リード・オン・メモリ)を用いてもよい。また、この発明は小型電子式計算機に誤らず他の電子機器に適用可能である。

以上製切したようにこの発明によれば、CPU かち送出される命令コードをデコードレンスを設定したとの制御会会に従ってアドレスを展示したから、RAAM Mのアドレスが指してものできませない。また、RAAM Mのデーメが超を増加してものできませない。また、チャムを関いては前配CPUとは対立して自動過過を選ぶができる。という利点がある。

#### 4. 図面の簡単な製明

館1回はこの発明の一実施何を使用した紙略システム構成図、第2回は第1のRAMおよび第2

ンタラブトコントローラ 2 1 に対して出力され、インタラブトコントローラ 2 1 に対して出力され、インタラブトコントローラ 2 1 か 5 8 ・ a ・ b 動作の終了を示すインタラブト 信号 I N T が C P U 1 および 解釋 G 路 6 に出力される。これと可称に、サーチされた B A M D A T A 「A A A 」のアドレスを示す第1 アドレスカウンタ 8 の内で C P U 1 へ送出される。なお、第 2 アドレスカウンタ 8 の内容と 第 1 アドレスカウンタ 8 の内容と 1 8 において比較され、 B A M D A T A 「A A A 」がテーチでの内に B A M D A T A 「A A A 」がテーチでいた B A T A 「A A A 」がデーコントで 3 1 に出力され、この 6 号がインタラブトコンタラブトで 2 1 に出力され、この 結果、 前配インタラブト 信号 I N T が送出される。

なお、前記実施例においては小型電子式計算機の内部に固定的に第1のRAM4および第2のRAM5を設けた構成としたが、これに扱らず、第1のRAM4および第2のRAM5をカセット式に構設自在にCPU1と接続するように構成して


の B ▲ M の幹報を示す回路構成図、無序図(A)(B)(C) は命令形式を示す器、第4回は助作を説明するた めのメイムテナートである。

1 …… CPU、4 …… 無1の3.4 M、5 …… 無2の3.4 M、6 …… 期神経路、8 …… 第1 アドレスカウンタ、1 7 …… 組織経過路、2 0 …… 8.4 M。


特許出版人 カシオ 計算 製株式会社

大雄人 产雄士 山 田 州








\$ 2 × FIG. 2



F19.3







第 4 図

